[RISC-V] CV32E40P 을 이용한 RTL simulation PULP Platform 에서는 다음과 같이 3종류의 프로세서를 지원합니다. 32 bit 4-stage core CV32E40P (formerly RI5CY)64 bit 6-stage Ariane32-bit 2-sage Ibex (formerly Zero-riscy)이중에서 CV32E40P 프로세서와 간단한 firmware를 이용하여 RTL 시뮬레이션을 진행해 보겠습니다. 시뮬레이션 모델은 CV32E40P 에서 제공되는 verilator-model을 기본으로 이용하였으며, 시뮬레이션 환경은 다음 그림과 같습니다. 1. 환경 준비CV32E40P 다운로드PULP GNU toolchain 설치 Verilator 및 GTKWave 설치[RISC-V] C Emulator 수행 및 Waveform 생성Verilat.. SoC/RISC-V 2020. 5. 16. 18:35
Verilator 를 이용한 function simulation 지난 포스터에서 언급한 Icarus Verilog 와 함께 open simulator 중 하나의 Verilator 를 이용하여 시뮬레이션을 진행해 보도록 하겠습니다. 이전에 사용한 코드를 기반으로 Verilator 에 사용할 C++ testbench 를 작성하였으며, 해당 코드는 글 마지막에 다운로드 받을 수 있습니다. Verilator 는 Verilog 혹은 SytemVerilog 를 C++ 나 SystemC 로 변환하여 실행파일을 만들고 시뮬레이션을 돌리기 때문에 빠르다는 장점이 있습니다. 그 동안 회사의 업무에서 전혀 사용하지 않아 개인적으로는 접할 기회가 많이 없었는데 RISC-V 2018 SoftCPU Contest 에 기본 simulator로 선정되기도 하고, Tesla Hot Chips 20.. SoC 2020. 5. 1. 16:16
Icarus Verilog 를 이용한 function simulation 기존 Modelsim에서 진행한 function simulation 를 코드를 이용하여 Icarus Verilog 에서 시뮬레이션을 진행해 보도록 하겠습니다. 약간 해당 코드는 글 마지막에서 다운로드 받을 수 있습니다. 1. Icarus Verilog 및 gtkwave 설치 하기 Icarus Verilog를 설치 하기위하여 소스를 다운 받고 직접 컴파일을 하는 방법이 있지만 Package를 이용하여 손쉽게 설치 할 수 있기 때문에 아래의 명령어를 통하여 간단히 해당 툴을 설치 합니다. (소스를 다운받고 직접 컴파일 하실 분들은 해당 링크를 참조하세요. Icarus Verilog Installation Guide) SoC 2020. 4. 30. 16:41
Modelsim에서 function simulation 하기. HDL을 처음 시작하였을 때 주변에서 알려주는 사람이 없어서 참 많은 삽질을 했었습니다. Modelsim을 이용하여 첫 컴파일 하였던 것이 석사 1학기 여름 방학 때였는데 테스트 벤치 만드는 법도 몰라서 do 화일 안에 force 명령어를 이용하여 시뮬레이션을 하였답니다. ^^;그래도 MAX Plus 2를 사용하여 시뮬레이션 할 때 일일이 wave를 그려주었던 것에 비하면 얼마나 편하였던지 몇일을 기쁜 마음으로 시뮬레이션 돌려보곤 했었습니다. 지금 생각해보면 크게 어렵지 않은데 당시에는 왜 이리 힘들었는지 모르겠네요 ㅎㅎModelsim은 저에게 로직 설계의 즐거움을 알려준 시뮬레이션 툴입니다. 이 글을 읽는 분들에게는 Modelsim이 어떤 툴인가요?? 이미 능숙하게 사용하시는 분들도 계시겠지만 그렇지 .. SoC 2008. 3. 29. 02:09
