[RISC-V] CV32E40P 을 이용한 RTL simulation
PULP Platform 에서는 다음과 같이 3종류의 프로세서를 지원합니다. 32 bit 4-stage core CV32E40P (formerly RI5CY)64 bit 6-stage Ariane32-bit 2-sage Ibex (formerly Zero-riscy)이중에서 CV32E40P 프로세서와 간단한 firmware를 이용하여 RTL 시뮬레이션을 진행해 보겠습니다. 시뮬레이션 모델은 CV32E40P 에서 제공되는 verilator-model을 기본으로 이용하였으며, 시뮬레이션 환경은 다음 그림과 같습니다. 1. 환경 준비CV32E40P 다운로드PULP GNU toolchain 설치 Verilator 및 GTKWave 설치[RISC-V] C Emulator 수행 및 Waveform 생성Verilat..
