ADChips Core-A Platform

최근 Core-A를 이용하여 플랫폼을 하나 만들고 있습니다. 기존 IDEC EISC Platform을 기반으로 EISC 프로세서 대신 Core-A 프로세서를 이용하고 있으며, 지원센터에서 제작하는 하는 첫번째 플랫폼이기 때문에 ADChips Core-A Platform Version 1.0 로 사용자들에게 배포 되지 않을까 생각 됩니다. (아마도 IDEC EISC Platform과 동일하게 IDEC MPW를 이용하는 학생들에게만 제공이 되겠지요.)

플랫폼을 구성하는 과정에서 RTL 레벨의 H/W 구성은 그리 어렵지 않게 이루어졌지만 (이미 Platform 기반의 설계를 해 보신 분들은 잘 아시겠지만 그리 어려운 작업이 아닙니다.) 플랫폼을 테스트 하기 위한 프로그램 작성에는 꽤나 시간이 걸렸습니다. Linker command file 에서 memory directive를 이용한 메모리맵을 선언하는 과정에서 문법적 오류가 있었기 때문입니다. (이틀 정도 정도 이리저리 해 보다 안되서 software 팀에 문의를 한 후, 정상적으로 테스트 프로그램 컴파일 및 function 시뮬레이션을 진행하였는데 허탈함과 모르면 바보라는 생각이 하루 종일 머리속을 멤돌았던것 같습니다. ^^;)

현재는 FPGA를 통한 검증을 진행하고 있는데 function 시뮬레이션을 통하여 기본적인 동작을 확인 하였으니 11월 말에 있을 Core-A 포럼 때 ADChips Core-A Platform을 소개 할 수 있지 않을까 싶습니다. 그럼, 정식으로 ADChips Core-A Platform이 발표 된 이후 다시 포스팅을 통하여 플랫폼에 대하여 간단히 소개를 하겠습니다. 

PS. 

IDEC EISC Platform 많이 이용해 주세요. 

더불어 ADChips Core-A Platform도 사랑 부탁드립니다. ㅎㅎ~ (고생했는데 많이 사용되어야 보람이 있지요 ^^)