기존 AXI3에 AXI4, AXI4-Lite, AXI4-Stream이 추가되어 AMBA AXI Protocol Ver2 와 AMBA 4 AXI4-Stream Protocol 이 몇일 전에 발표되었습니다. 현재 따끈따끈한 스펙을 살펴보고 있는 중인데 지식이 부족하여 진도가 잘 나가지 않고 있네요. ^^;
그래서 정확히 파악이 되지 않은 내용으로 이런 저런 이야기를 하기보다는 간단히 스펙에 나와있는 AXI4와 AXI4-Lite 의 특징 정도만 소개할까 합니다. 앞으로 기회가 되면 내용을 정리하여 올릴 날도 있겠지요??
AXI4
The AXI4 update to AXI3 includes the following:
• support for burst lengths up to 256 beats
• Quality of Service (QoS) signaling
• support for multiple region interfaces
• updated write response requirements
• updated AWCACHE and ARCACHE signaling details
• additional information on Ordering requirements
• details of optional User signaling
• removal of locked transactions
• removal of write interleaving
AXI4-Lite
AXI4-Lite is a subset of the AXI4 protocol that is intended for communication with control register-style interfaces in components and allows simpler component interfaces to be built. The key features of the AXI4-Lite interface are:
• all transactions are burst length of 1
• all data accesses are the same size as the width of the data bus
• support for data bus width of 32-bit or 64-bit
• all accesses are equivalent to AWCACHE or ARCACHE equal to b0000
• exclusive accesses are not supported.
'SoC' 카테고리의 다른 글
Visio로 waveform 그리기... (2) | 2010.07.06 |
---|---|
돌덩어리가 되지 않게 하기 위하여... (0) | 2010.05.01 |
Polaris-1 : 나의 두번째 MPSoC (3) | 2009.11.28 |
ADChips Core-A Platform (0) | 2009.11.05 |
벌써 1년... 집중하자!! (0) | 2009.10.13 |